FPGA-BASED REAL-TIME MQTT PACKET PARSER AND TOPIC FILTER IMPLEMENTED ON XILINX SPARTAN-6 FOR INDUSTRIAL EDGE NODES

Creative Commons License

Yenikaya G.

5th International Scientific Research Congress, İstanbul, Turkey, 22 - 23 November 2025, vol.1, no.1, pp.1119-1127, (Full Text)

  • Publication Type: Conference Paper / Full Text
  • Volume: 1
  • City: İstanbul
  • Country: Turkey
  • Page Numbers: pp.1119-1127
  • Bursa Uludag University Affiliated: Yes

Abstract

Bu makalede, Digilent Atlys değerlendirme platformu üzerinde yer alan Xilinx Spartan-6 XC6SLX45-2CSG324I FPGA üzerinde gerçek zamanlı bir MQTT paket ayrıştırıcısı ve konu düzeyinde filtreleme mekanizmasının donanımsal tasarımı sunulmuştur. Önerilen tasarım, yazılım tabanlı MQTT aracılarının sıklıkla öngörülemeyen zamanlama dalgalanması (jitter), değişken ayrıştırma gecikmesi ve gerçek zamanlı olmayan işletim sistemlerinin neden olduğu tutarsızlıklar nedeniyle sınırlı deterministik performans sergilediği Endüstriyel Nesnelerin İnterneti (IIoT) iletişiminde güvenilirliği ve zamanlama determinizmini artırmayı amaçlamaktadır. Buna karşılık, geliştirilen donanım mimarisi, MQTT PUBLISH paketlerinin bayt düzeyinde çözümlemesini tamamen deterministik bir sonlu durum makinesi (SDM) aracılığıyla FPGA mantığında gerçekleştirir. SDM, sabit başlığı, değişken başlığı ve konu alanını sırasıyla ayrıştırırken, yonga üstü blok RAM’de depolanan kompakt bir izin listesi doğrudan protokol katmanında anlamsal konu filtrelemesi sağlar. Bu yaklaşım, yetkisiz veya ilgisiz verilerin kontrol ağına iletilmesini önleyerek hem veri bütünlüğünü hem de güvenliği güçlendirir. Sistem, platform üzerindeki 100 MHz osilatörden türetilen 50 MHz dahili saat frekansında çalışır ve entegre FT2232HQ USB-UART arayüzü üzerinden ana bilgisayar ile haberleşerek sürekli veri akışı ve gerçek zamanlı doğrulama imkânı sunar. Sentez ve yerleştirme-yönlendirme sonrası zamanlama analizleri, 2 µs’nin altında tutarlı bir ayrıştırma gecikmesi olduğunu göstermiştir. ChipScope tabanlı donanım ölçümleri, ardışık mesaj akışlarında gözle görülür bir zamanlama dalgalanması (jitter) olmaksızın deterministik tepkiyi doğrulamaktadır. Bu çalışma, hafif FPGA mimarisinin ağ kenarında anlamsal filtreleme ve protokol ayrıştırmayı verimli biçimde gerçekleştirebileceğini ve gelecekteki endüstriyel uç ağ geçitleri ile gerçek zamanlı veri yönetişim yapıları için ölçeklenebilir, düşük gecikmeli ve CPU’dan bağımsız bir temel sağlayabileceğini ortaya koymaktadır.